「歩留まり80％以上」TSMCが2nmプロセス好調をアピール、消費電力40％減で処理能力20％向上の超高性能プロセッサが低コストで登場へ

ポスト ツイート シェア はてブ LINEで送る コメント 8

2025年に実用化される最先端半導体をめぐって、世界最大手の製造メーカーが開発の進捗を明かしました。詳細は以下から。

海外メディアの報道によると、TSMCが最先端の2nmプロセス「N2」について、すでに80％を上回る歩留まり（＝良品率）を実現したことを明かしたそうです。

同社は微細化によって発生するリーク電流の問題などを改善した「GAA（Gate-All-Around）」トランジスタ構造を2nmプロセスから導入しますが、性能・歩留まりともに目標をほぼ達成しており、2025年後半に量産体制に入る予定とのこと。

すでに改良を施した「N2P」の開発も視野に入っており、2026年後半の実用化が期待されています。

なお、ここで興味深いのがN2Pがもたらすアップデート。なんとApple A18 ProやSnapdragon 8 Gen 4、Dimensity 9400などが採用する3nmプロセス「N3E」と比較してクロック数が15～20％向上する一方、消費電力は30～40％削減されるとしており、たった2年で飛躍的にプロセッサが進化することになります。

各種性能の向上はもとより、高い良品率を維持することで製造コストを抑えることまでできるTSMCの2nmプロセス。

3nmプロセスでいち早くGAAを導入したものの、歩留まりが奮わないとみられるSamsungがキャッチアップできなければ価格競争も起きないだけに、続報が待たれます。